會議時間/地點: 7/30(二) 19:00-21:00，台中福容大飯店 薔薇廳

Sheng-Hsiang Tseng received his Ph.D. in electronics engineering from National Tsing Hua University, Hsinchu, Taiwan, in 2012. He joined the National Chip Implementation Center, Hsinchu, Taiwan, in 2002. He is currently a Research Fellow and also serves as the Director of the Chip Implementation Service Division at the Taiwan Semiconductor Research Institute (TSRI), Hsinchu, Taiwan. His research interests include CMOS-based MEMS ICs, microsystem technologies, RF MEMS, heterogeneous chip integration, and packaging technologies. He has been recognized with multiple Awards for Outstanding Contributions in Science and Technology from the National Applied Research Laboratories (NARLabs). Dr. Tseng was the recipient of Young Engineer Award from the Taiwan Nanotechnology and Micro System Association in 2022. He has served in the Technical Committee of Sensors, MEMs, and Bioelectronics (SMB) of IEEE IEDM from 2021 to 2022.

隨著AI、高速運算、5G等高階晶片需求的迅速增長，先進主題的IC設計產業已進入FinFET製程世代，並持續向3nm等更先進的製程技術邁進。為了協助學術界進入FinFET製程世代的晶片設計，並擴大高階晶片人才的培育，TSRI與台積電合作，引進了包括教學用的虛擬16nm製程設計套件ADFP和16nm前瞻性晶片實作服務。今年第一季度，TSRI更向學術界開放了7nm製程設計套件，並計劃在下半年提供第一梯次7nm晶片的下線服務。本講題將介紹TSRI今年提供的大學FinFET製程方案服務及先進晶片實驗室。此外，也將介紹目前TSRI提供的7nm製程設計環境與相關技術資訊。希望通過本單元的介紹，能讓更多學術設計團隊充分利用FinFET前瞻製程的優勢，加速學術研發與設計創新的步伐。

成功大學電機碩士畢業（2001），目前擔任TSRI晶片實作組副研究員。主要負責7nm和16nm前瞻製程的晶片實作環境驗證與維護，並負責FinFET製程全客戶式設計流程與佈局的人才培育工作。

異質整合封裝，將不同半導體製程與功能性晶片集結在一起，提高元件密度、整合更多功能性、實現尺寸微縮，並降低整體成本。本課程將介紹異質整合封裝及業界先進製程技術，並介紹本中心開發，可提供晶粒(Die)層級異質整合下線服務之技術平台 (CoCoP)，可提供學研晶片系統雛型驗證目標使用。

• 台灣半導體研究中心 異質整合設計與製程技術報告
• 先進封裝正夯，2.5D、3D 和 Chiplets 技術有何特點 https://blog.moneydj.com/news/2020/10/01
• 硬科技：談談Intel的多晶片水餃封裝技術 https://www.cool3c.com/article/154370

• Process Integration, TSMC (2000 - 2008)
• Associate Researcher, CIC (2008 - 2018)
• Supplier Quality Engineer, ams-OSRAM (2018-2022)
• Associate Engineer, TSRI (2022 - Present)